Cadence  最新版

Cadence常見問題

      1. Q: 想移動(dòng)元件的某一個(gè)PIN ， 請問該如何做。用move 命令， 總提示Symbol or drawing must have UNFIXED_PINS property。

      A: edit -> properties 選中要move Pin的元件的 symbols，增加 UNFIXED_PINS 屬性即可。

      2.Q: how can i get rid of the "dynamic length" dialogue box?

      A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on

      3 .Q： 請問如何將以刪除的PIN NUMBER及SILKSCREEN還原??

      A：刪除此零件,再重新導(dǎo)入~~~或可以直接UPDATE 零件也可以

      4. Q：從orcad導(dǎo)入后，place->quickplace，但是出來的元件上面很多絲橫，就和鋪銅一樣，怎么回事?

      A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.

      5. Q：請問在allegro中,怎様畫一條沒有綠漆的綫??

      A：同樣位置再畫一根sold mask的線

      6. Q： 如何將走線的尖角過渡改成圓弧?

      A：可以直接畫圓弧上去，記得勾上replace etch，原來的線就沒了或使用slide 命令﹐然后在右邊的tab option選項(xiàng)中的comers改成arc,再去移動(dòng)線﹐就可以改成圓弧﹗

      7.Q： allegro中覆銅的基本步驟是怎樣的?

      A：edit/shape進(jìn)入shape編輯模式——edit/change net(pick)點(diǎn)上GND net——shape/parameters設(shè)置相關(guān)參數(shù)(看help)——void/auto進(jìn)行shape處理——shape/fill退出shape編輯模式。

Cadence軟件功能

      1、圖形化、平面化和層次化設(shè)計(jì)能力提高了原理圖設(shè)計(jì)效率;

      2、與強(qiáng)大的元件信息系統(tǒng)(CIS)高度集成，促進(jìn)優(yōu)選器件和已有器件庫的重用，可以加快原理圖設(shè)計(jì)進(jìn)程，降低項(xiàng)目成本;

      3、便于查找元件，并與MRP、ERP、PDM數(shù)據(jù)庫實(shí)現(xiàn)高度集成;

      4、為用戶提供超過200萬的免費(fèi)元件庫，便于靈活選擇設(shè)計(jì)元件;

      5、集中管理物料編號(hào)和器件信息;

      6、可進(jìn)行數(shù)據(jù)流程、封裝以及互聯(lián)的在線設(shè)計(jì)規(guī)則檢查;

      7、用戶可以對元件、連線、網(wǎng)絡(luò)、引腳和標(biāo)題框進(jìn)行靈活的編輯和定義;

      8、可以導(dǎo)入和導(dǎo)出所有常用的設(shè)計(jì)文件格式;

      9、宏記錄器可用于復(fù)雜的原理圖編輯和定制過程的錄制。

      10、對模擬電路不僅可進(jìn)行直流、交流、瞬態(tài)等基本電路特性分析，而且可進(jìn)行參數(shù)掃描分析和統(tǒng)計(jì)分析。

Cadence軟件特色

      設(shè)計(jì)分割

      設(shè)計(jì)團(tuán)隊(duì)越來越分散于世界各地，這就讓縮短設(shè)計(jì)周期時(shí)間的相關(guān)問題變得更加復(fù)雜，手動(dòng)操作解決多用戶問題非常耗時(shí)， 緩慢而且易于出錯(cuò)，PCB設(shè)計(jì)分割技術(shù)， Allegro PCB設(shè)計(jì)層有提供，提供了多用戶， 同步的設(shè)計(jì)方法，實(shí)現(xiàn)了更快地上市，并減少了布局時(shí)間，使用該技術(shù)，同時(shí)作業(yè)于一個(gè)布局圖的多個(gè)設(shè)計(jì)師可以共同調(diào)用單個(gè)數(shù)據(jù)庫，不管小組相隔多遠(yuǎn)，設(shè)計(jì)分割技術(shù)讓設(shè)計(jì)師能夠?qū)⒃O(shè)計(jì)分割為多個(gè)部分或者區(qū)域，由多個(gè)設(shè)計(jì)組成員進(jìn)行規(guī)劃和編輯， 這樣，所有設(shè)計(jì)師都可以查看所有被分割的部分，并更新設(shè)計(jì)視窗，監(jiān)控其他用戶部分的狀態(tài)和進(jìn)度，這可以大大縮短整個(gè)設(shè)計(jì)周期，并加速設(shè)計(jì)流程。

      交互式走線編輯

      PCB編輯器的交互式布線功能提供了強(qiáng)大的，交互的功能，可以使受控自動(dòng)操作，以維持用戶操作，同時(shí)將布線效率最大化，實(shí)時(shí)的，圖形的，任意角度的推擠布線讓用戶可以選擇，推擠優(yōu)先，，環(huán)繞優(yōu)先，或，僅環(huán)繞，模式，推擠優(yōu)先模式讓用戶可以建造最合適的互聯(lián)路徑，而實(shí)時(shí)的，圖形布線器會(huì)自動(dòng)地解決動(dòng)態(tài)推擠障礙，布線會(huì)自動(dòng)跳躍障礙，如引腳或?qū)Э?，在需要建造?shù)據(jù)總線時(shí)，貼線優(yōu)先模式是完美的解決方案，在環(huán)繞優(yōu)先模式中，布線器圖形會(huì)跟隨其它互聯(lián)為優(yōu)先，只有在沒有選擇的時(shí)候才會(huì)推開或跳過障礙，僅環(huán)繞型執(zhí)行起來就像環(huán)繞優(yōu)先模式，但沒有對其它蝕刻目標(biāo)的推擠意圖，實(shí)時(shí)嵌入式圖形布線引擎可以通過推擠障礙，或者跟隨銅皮的障礙，同時(shí)動(dòng)態(tài)地跳躍過孔或元件引腳以優(yōu)化布線，在編輯時(shí)，設(shè)計(jì)師可以使用一種能夠顯示具有高速約束的互聯(lián)下的時(shí)序間隙的實(shí)時(shí)圖形化窗口，互聯(lián)布線還提供了在多個(gè)線路上執(zhí)行群組布線的能力，以及用高速長度或延遲約束進(jìn)行線路的交互式調(diào)整的能力

      動(dòng)態(tài)鋪銅

      動(dòng)態(tài)鋪銅技術(shù)提供了實(shí)時(shí)灌注/修復(fù)功能， Shape參數(shù)可以被適用于三個(gè)不同的方面， 參數(shù)可以被添加到全局Shape， 同類Shape， 以及單個(gè)Shape中，走線，導(dǎo)孔和元件添加到動(dòng)態(tài)銅皮中，將會(huì)按照其形狀自動(dòng)連接或避讓，當(dāng)物體被移去時(shí)，形狀會(huì)自動(dòng)填充回去，在編輯完成后，動(dòng)態(tài)鋪銅不需要批量自動(dòng)避讓，也不需要其它的后期加工步驟， RF設(shè)計(jì)RF設(shè)計(jì)要求包括要比以往更快，更精確地解決高性能/高頻率電路，RF/復(fù)合信號(hào)技術(shù)為PCB RF設(shè)計(jì)提供了一種完整的，從前端到后端，從原理圖到布局到制造的解決方案，RF技術(shù)包含了高級(jí)的RF性能，包括參數(shù)化創(chuàng)建和編輯RF器件的智能布局功能， 以及一種靈活的圖形編輯器，一種雙向的IFF界面提供了RF電路數(shù)據(jù)的快速而有效地傳輸，并進(jìn)行仿真和確認(rèn)，這種雙向流程消除了電路仿真和布局之間手動(dòng)和易于出錯(cuò)的迭代，Allegro PCB Design XL和GXL級(jí)提供了此功能

      PCB制造

      可以進(jìn)行全套底片加工，裸板裝配和測試輸出，包括各種格式的Gerber 274x，NC Drill和裸板測試，更重要的是，CADENCE通過其Valor ODB++界面，還包含Valor Universal Viewer，支持業(yè)界倡導(dǎo)的Gerber-Less制造， ODB++數(shù)據(jù)格式可創(chuàng)建精確而可靠的制造數(shù)據(jù)，進(jìn)行高質(zhì)量的Gerber-Less制造

      自動(dòng)化的互聯(lián)環(huán)境

      設(shè)計(jì)復(fù)雜度，密度和高速布線約束的提高使PCB的手動(dòng)布線既困難又耗時(shí)，復(fù)雜的互聯(lián)布線問題通過強(qiáng)大的，自動(dòng)化的技術(shù)得以解決，這種強(qiáng)大的，經(jīng)實(shí)踐證明的自動(dòng)布線器含有一種批量布線模式，含有眾多的用戶可定義的布線策略，以及自動(dòng)的策略調(diào)整，互動(dòng)的布線環(huán)境，具有實(shí)時(shí)互動(dòng)走線推擠特性，有助于對走線的快速編輯，具有廣泛的布圖規(guī)劃功能和完整的元件放置特點(diǎn)的互動(dòng)式放置環(huán)境，使得無需切換應(yīng)用程序就可以進(jìn)行放置變更，優(yōu)化布線，通過使用自動(dòng)交互式布圖規(guī)劃和放置功能，設(shè)計(jì)師可以提高布線質(zhì)量和效率，這與元件布局直接相關(guān)，此外，廣泛的規(guī)則集讓設(shè)計(jì)師可以控制范圍廣泛的約束，從默認(rèn)的板級(jí)規(guī)則到按照線路種類的規(guī)則，再到區(qū)域規(guī)則，Allegro產(chǎn)品提供的高速布線能力能夠解決線路安排，時(shí)序，串?dāng)_，布線層的設(shè)置，和當(dāng)今高速電路所需要的特殊器件要求。

      自動(dòng)布線

      高級(jí)自動(dòng)布線技術(shù)提供了強(qiáng)大的，基于形狀的自動(dòng)布線，有快速，高效率等特點(diǎn)，它的布線算法可對于類型廣泛的PCB互連挑戰(zhàn)，從簡單到復(fù)雜，從低密度到高密度，并可滿足高速約束的需要，這些強(qiáng)大的算法最高效率地使用了布線區(qū)域，為了給各種情形找到最佳的布線方案，布線器使用一種多通路，重視成本，可解決沖突的算法，廣泛的規(guī)則集提供了物理和電子約束控制的能力，廣泛的規(guī)則集具有解決設(shè)計(jì)中各種布線元素的特定規(guī)則的靈活性，用戶可以定義滿足通用物理/間距線路規(guī)則所需的規(guī)則，和復(fù)雜，層級(jí)高速規(guī)則的分類規(guī)則

      可制造性設(shè)計(jì)

      制造性設(shè)計(jì)能力可以大大提高制造的良品率，制造算法提供了伸展功能，能夠根據(jù)可用空間自動(dòng)地加大銅皮間隙，自動(dòng)銅皮伸展，將銅皮重新定位，創(chuàng)造銅皮與引腳，銅皮與SMD焊盤，以及相鄰銅皮之間的額外空間，從而提高可制造性，用戶可以靈活地定義各種范圍的間距值，或者使用默認(rèn)值， 臨近的拐角和測試點(diǎn)可以被添加到布線過程中，制造算法會(huì)自動(dòng)使用最優(yōu)的規(guī)則范圍，從最大值開始直到最小值，測試點(diǎn)插入可自動(dòng)添加到可以測試的導(dǎo)孔或焊盤作為測試點(diǎn)，可測試的導(dǎo)孔可以在前端，后端或PCB的兩邊被探測到，支持單面和蛤殼式測試器，設(shè)計(jì)師可以根據(jù)它們的制造需要，靈活選擇測試點(diǎn)插入方法，為了避免昂貴的測試設(shè)備調(diào)整，測試點(diǎn)可以是，固定，的，測試點(diǎn)約束包括測試探測表面，導(dǎo)孔尺寸，導(dǎo)孔柵格，和最小的中心間距。

      互動(dòng)式布線編輯

      布線編輯器可以簡化走線編輯過程，隨著新的走線，推擠功能會(huì)自動(dòng)推開原有的走線，圍繞引腳進(jìn)行布線，使用推擠功能，設(shè)計(jì)師可以沿著現(xiàn)有的走線移動(dòng)原有的走線部分或?qū)Э?，并且在必要的時(shí)候推到其它引腳和導(dǎo)孔前端，重像功能使其更容易評(píng)估假定的情況，隨著走線部分或?qū)Э自谥羔樋刂葡乱苿?dòng)，周圍的走線就會(huì)被推擠和動(dòng)態(tài)顯示，這樣經(jīng)調(diào)整的布線可以在接收最終配置前被評(píng)估，布線編輯器非常適合密集的多層電路板，有效導(dǎo)孔的位置很難發(fā)現(xiàn)，只要在選定的地點(diǎn)點(diǎn)擊兩次就可以定位導(dǎo)孔，可能的話，可以通過將走線推擠到所需的板層上創(chuàng)造出可選地點(diǎn)，如果不可行，布線編輯器會(huì)顯示出DRC，并顯示附近的有效導(dǎo)孔位置，此外，復(fù)制布線功能可以讓現(xiàn)有的布線被復(fù)制，以完成未布線的總線連接，簡化總線的創(chuàng)建。

      布局編輯

      布局編輯器讓設(shè)計(jì)師迅速放置元件的同時(shí)可以同步評(píng)估空間，邏輯流程和擁擠度，移動(dòng)模式讓元件可以被作為單一元件或群組進(jìn)行翻轉(zhuǎn)，旋轉(zhuǎn)，排列，推擠和移動(dòng)，指導(dǎo)布局模式選擇具有最高連通性的元件，計(jì)算出其最理想的位置，而不會(huì)破壞設(shè)計(jì)規(guī)則或約束，用戶可以拒絕也可以接受該位置， 只要直接輸入XY軸位置就可以放置元件， 這種功能對于放置連接器和有固定位置的元件特別實(shí)用，密度分析可以通過將PCB與顯示區(qū)域范圍的色圖，從高度擁擠到輕微擁擠的區(qū)域，重疊，圖形化地顯示了電路的擁擠度，這有助于確認(rèn)在哪里進(jìn)行布局調(diào)整，以緩解擁擠度，并提高布線完成率

      高速約束

      高速布線約束和算法能夠滿足當(dāng)今高速電路的差分對，線路布局，時(shí)序，串?dāng)_，布線層的設(shè)置和特殊的幾何要求，對于差分對布線，用戶只需定義兩個(gè)走線之間的間距，而自動(dòng)布線器會(huì)解決剩下的一切，布線算法可以智能地處理導(dǎo)孔周圍或之間的布線， 并自動(dòng)順應(yīng)指定的長度或時(shí)序標(biāo)準(zhǔn)，自動(dòng)網(wǎng)絡(luò)屏蔽被用于降低噪聲敏感型線路中存在的干擾，不同的設(shè)計(jì)規(guī)則可以被應(yīng)用于設(shè)計(jì)的不同部分，例如，用戶可以在設(shè)計(jì)的走線部分指定嚴(yán)格的間距規(guī)則，而在其它地方指定沒那么嚴(yán)格的規(guī)則。

      PCB編輯器集成

      PCB布線技術(shù)被緊密結(jié)合到PCB編輯器中， 通過PCB編輯器界面，所有設(shè)計(jì)信息和約束被自動(dòng)傳遞到布線器，一旦布線完成，所有布線信息會(huì)自動(dòng)傳回到PCB編輯器， 圖6，布局編輯器容許你在布線過程的所有階段評(píng)估空間，邏輯流程和擁擠度。

Cadence更新日志

      1.修復(fù)部分bug

      2.優(yōu)化了部分功能

提取碼: vkva